本の検索
本
ドネーション
サインイン
サインイン
より多くの機能を利用するために
個人的なおすすめ
テレグラムボット
ダウンロード履歴
メールまたはKindleに送信する
ブックリストの管理
お気に入りに保存
個人用
本のリクエスト
探索
Z-おすすめ
ブックリスト
一番人気本
カテゴリー
貢献
ドネーション
アップロード
Litera Library
紙の本を寄付する
紙の本を追加する
Search paper books
私のLitera Point
キーワード検索
Main
キーワード検索
search
1
Abstrakte Modellierung digitaler Schaltungen: VHDL vom funktionalen Modell bis zur Gatterebene
Springer-Verlag Berlin Heidelberg
Klaus ten Hagen (auth.)
modellierung
wert
abb
modell
daher
schaltungen
abstrakte
hagen
springer
klaus
heidelberg
digitaler
einheit
implementation
codefragment
modells
folgenden
anweisungen
anweisung
signal
urn
variablen
abschnitt
operationen
simulation
werte
zahl
modelle
gezeigt
schaltung
z.b
clk
reset
fsm
gatterebene
aile
signale
prozeb
datentypen
verwendet
beispiel
funktion
port
definiert
vhdl
diskutiert
posedge
instanz
vgl
modelliert
年:
1995
言語:
german
ファイル:
PDF, 18.81 MB
あなたのタグ:
0
/
0
german, 1995
2
Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs: Einführung mit VHDL und SystemC
Oldenbourg Wissenschaftsverlag
Frank Kesel
,
Ruben Bartholomä
abbildung
vhdl
listing
beispiel
signal
schaltung
schaltungen
daher
abschnitt
funktion
verwendet
engl
fpgas
std_logic
flipflops
simulation
clk
beispielsweise
abb
ergibt
wert
zeile
bezeichnet
fpga
ausgang
ebene
port
siehe
handelt
synthese
verzögerungszeit
prozess
realisiert
systemc
anzahl
benötigt
downto
gezeigt
komponenten
architecture
digitalen
ergebnis
modellierung
daten
gate
gatter
timing
beschreibung
verdrahtung
wobei
年:
2013
言語:
german
ファイル:
PDF, 7.93 MB
あなたのタグ:
0
/
0
german, 2013
3
Entwurf von digitalen Schaltungen und Systemen mit HDLs und FPGAs: Einführung mit VHDL und SystemC
Oldenbourg Wissenschaftsverlag
Frank Kesel
,
Ruben Bartholomä
für
abbildung
vhdl
können
listing
beispiel
signal
über
schaltung
schaltungen
daher
abschnitt
verwendet
funktion
engl
fpgas
std_logic
flipflops
clk
simulation
abb
beispielsweise
ergibt
wert
zeile
fpga
ausgang
bezeichnet
ebene
siehe
port
handelt
synthese
verzögerungszeit
prozess
realisiert
systemc
anzahl
benötigt
architecture
downto
gezeigt
komponenten
ergebnis
digitalen
daten
modellierung
gate
gatter
timing
年:
2009
言語:
german
ファイル:
PDF, 17.61 MB
あなたのタグ:
0
/
0
german, 2009
4
Systematischer Entwurf digitaler Systeme: Von der System- bis zur Gatter-Ebene
Vieweg+Teubner Verlag
Prof. Dr. rer. nat. Franz J. Rammig (auth.)
abb
wert
beispiel
ebene
seqbegin
parbegin
dacapo
menge
falls
funktion
algorithmus
ap_buffer
anweisung
benutzt
angenommen
ansatz
beschreibung
transition
d.h
fehler
proceedings
operation
somit
wobei
implicit
simulation
werte
petri
erhält
folgende
gegeben
funktionen
beschrieben
operationen
daher
zeitpunkt
komponenten
req
abschnitt
genannt
derartige
mword
conbegin
prozedur
verschiedene
verschiedenen
ausgeführt
typ
seiten
array
年:
1989
言語:
german
ファイル:
PDF, 16.69 MB
あなたのタグ:
0
/
0
german, 1989
1
このリンク
にアクセスするか、またはTelegramで「@BotFather」というボットを探してください。
2
「/newbot」というコマンドを送信してください。
3
チャットボットの名前を指定してください。
4
ボットのユーザー名を選んでください。
5
BotFatherから最後のメッセージをコピーして、ここに貼り付けてください。
×
×